亚洲视频一区二区三区_国产在线拍偷自揄拍精品_日韩av在线看_日本久久久久久久久久久_精品国产区一区二区三区在线观看_国产日产欧美a一级在线_日韩亚洲在线观看_日韩久久精品电影_久久综合电影一区_2021国产精品视频_国产精品小说在线_欧美—级高清免费播放_一区二区三区高清国产_91av视频在线免费观看_一二美女精品欧洲_成人网在线免费看

概述

T2FP6U_8DSP_DDR_ZD是基于美國ADI公司推出的TigerSHARC系列高性能浮點DSP--ADSP-TS201s，采用標準cPCI+ZD總線所構建的通用信號處理模塊。ADSP-TS201s目前的最高內核時鐘是600 MHz，可以提供3.6 GFLOPs的浮點處理能力。
T2FP6U_8DSP_DDR_ZD處理模塊裝配了8片ADSP-TS201s，最大可以提供28.8 GFLOPs的浮點處理能力，可以為雷達、電子干擾、聲納等高速實時信號處理任務提供可靠保障。T2FP6U_8DSP_DDR_ZD處理模塊板載DDR2顆粒最大8GB存儲容量，工作頻率為200MHz時，實際測試連續進行行訪問帶寬可達到740MBps，連續進行列訪問的帶寬為360MBps，可以勝任大容量數據處理、隨機地址訪問、高數據吞吐率的任務。另外，板上提供多種板間互聯方式，可通過4個TS201雙向Link和其它TigerSHARC板卡互聯，也可通過串行RapidIO、cPCI、RocketIO和FPDP接口與其它異構DSP處理板進行互連和高速數據傳輸。
對處理系統處理量擴展的要求可以通過增加T2FP6U_8DSP_DDR_ZD板卡的數量來實現。例如在一個標準的8槽ZD機箱中，可以插入6塊T2FP6U_8DSP_DDR_ZD處理板，提供超過172.8 GFLOPs的處理能力。
T2FP6U_8DSP_DDR_ZD處理模塊可以通過ADI公司提供的VDSP++專用DSP開發工具，進行DSP的代碼開發和調試。T2FP6U_8DSP_DDR_ZD處理模塊同時支持ADI公司VDK軟件，在DSP上運行實時操作系統。同時該處理模塊還有配套的DSP底層函數庫（DSP_Lib），可以便于DSP底層操作的開發。

應用領域

雷達、電子干擾、聲納等實時信號處理系統；
高速數據采集處理系統。



技術特點

處理能力:
四個處理器節點，每個處理器節點包含兩個DSP節點，每個DSP節點內的兩片TS201共享總線：（2×TS201）＋FPGA＋DDR2；
8片TS201處理能力：28.8GFLOPs；
存儲能力
每片TS201內置24M bit RAM；
單板DDR2最大存儲能力：8G字節；
板載大容量FLASH、PROM，可分別實現對DSP和FPGA的程序加載；
互聯能力
PCI橋實現系統PCI總線到局部PCI總線的轉換，FPGA0內實現PCI接口，四個完全獨立處理器節點（FPGA1上的NODE0、NODE1和FPGA2上的NODE2、NODE3）通過用戶自定義總線（UDB）共享局部PCI總線，支持66/33MHz，64/32bit PCI環境；
每片TS201的四個Link口，三條實現節點內的LINK互聯，剩下的一條Link口，TS[0,2,4,6]連到FPGA0作為1bit加載Link，TS[1,3,5,7]連到J4上作為板間Link。板內固定拓撲單個Link口單向帶寬600MB/s（1分頻），與FPGA0連接的單個Link口以及板間Link口單向帶寬150MB/s（4分頻）；
處理器節點內的FPGA具有高速串行傳輸通道RocketIO，可以編程實現Serial RapidIO傳輸協議，FPGA1和FPGA2分別通過1個4X RocketIO與Z2相連,通過1個4X Serial RapidIO與Z3相連；
FPGA0還與J5相連，定義了32bit FPDP傳輸通道；
板間定義了定時同步總線，并通過CPLD與DSP的中斷、FLAG相連；
FPGA
板上共有三片大規模Xilinx公司Virtex-5系列FPGA；
FPGA0主要實現PCI總線，FPGA1、FPGA2主要實現DSP總線、RapidIO之間數據的不同交換方式；
軟件支持： 　
VDSP＋＋
VDK
DSP_Lib

物理特性

尺寸：
233.35×160×2(mm)；
標準6U cPCI板卡。
工作溫度：
商業級：0℃ ～ 60℃；
工業級：-40℃～ 80℃。

功耗：60W。
散熱：
商業級：冷風散熱；
工業級：冷板傳導散熱。
振動：工業加固級：6Grms@20~2000Hz，3軸，15min。
沖擊：20g/6ms，3軸